欧洲高性能计算联合体（EuroHPC JU）宣布启动DARE项目，旨在开发多款数据中心级RISC-V架构芯片。DARE项目全称为“Digital Autonomy with RISC-V in Europe”，意在通过RISC-V架构实现欧洲的数字自主。
该项目的目标是利用先进的制程节点，基于欧盟设计和开发的行业标准芯粒，构建原型高性能计算（HPC）和人工智能（AI）系统，并为其打造完整的软件堆栈。DARE项目首期包含三个分支芯片项目：用于通用HPC工作负载的通用处理器、面向HPC-AI融合领域的矢量加速器，以及专为HPC应用中AI推理加速的AI处理器。
在这些项目中，负责AI处理器开发的Axelera AI获得了6160万欧元的资助，用于开发一款名为Titania的AI推理芯粒。此外，Codasip将负责通用处理器的开发，而Openchip将专注于矢量加速器的开发。这些项目不仅展示了RISC-V架构在高性能计算和人工智能领域的潜力，也体现了欧洲在半导体技术自主创新方面的决心。
RISC-V作为一种开源指令集架构，近年来在全球范围内受到广泛关注。其开放性和灵活性使其成为传统架构的有力替代品，尤其在数据中心和AI应用中展现出巨大的发展潜力。DARE项目的启动，标志着欧洲在推动RISC-V架构的商业化和产业化方面迈出了重要一步。
