合肥工业大学系统结构研究室边缘性缺陷测试研究团队在集成电路领域取得了重要进展，提出了一种新的自热效应表征方法，特别适用于6T SRAM（FinFET工艺），并通过基于FinFET的高性能FPGA平台进行了实验验证。

随着集成电路技术节点的进步，3D晶体管结构和先进材料的使用加剧了晶体管的自热效应，这不仅加速了缺陷的产生，降低了驱动电流，增加了晶体管功耗，还严重影响了晶体管的可靠性，甚至可能导致电路失效。因此，对基于先进纳米工艺的高集成密度电路的自热效应进行有效表征，对于电路可靠性研究至关重要。

该团队利用占空比和电路性能参数读延迟时间来实现6T SRAM的自热效应表征。通过Hspice工具仿真6T SRAM的保持、读和写三种状态，分析了自热效应对这些状态的影响。研究发现，改变读状态下的占空比，读延迟参数随占空比的变化呈现上升、不变和下降趋势。研究团队深入解析了这些变化的产生机理，并有效利用读延迟变化进行自热效应表征。

实验结果表明，所提出的自热效应表征方法适用于瞬态温度0-84.5℃，电路温度0-48.8℃的表征温度范围，为集成电路的可靠性研究提供了一种新的方法和工具。这一成果不仅有助于提高集成电路的性能和可靠性，也为未来集成电路设计和制造提供了重要的科学依据。