近月来AI GPU供不应求，NVIDIA在手订单已满至年底，关键原因不在于7/5纳米家族制程调配，而是后段原本产能就不多的CoWoS来不及因应，也使得台积电先进封装规划蓝图迅速成为全球焦点。

台积电董事长刘德音表示，先进封装需求远大于现有产能，目前正加速增加产能中，8日也正式宣布位于竹南的先进封测六厂正式启用，为台积电首座实现3DFabric整合前段至后段制程，暨测试服务的全自动化工厂。

台积电已立下目标，2022年先进封装产能比2018年大3倍，2022年开始SoIC芯片堆叠制造，2026年产能将全面扩大20倍以上。

封测六厂启用后，将使台积电能有更完备且具弹性的 SoIC、InFO、CoWoS 及先进测试等多种3DFabric先进封装及矽堆叠技术产能规划，并对生产良率与效能带来更高的综效。

台积电封测六厂兴建工程于2020年启动，位于竹南科学园区，厂区基地面积达14.3公顷，为台积电截至目前幅员最大的封测厂，其单一厂区洁净室面积大于台积电其他先进封测晶圆厂的总和。

预估将创造每年上百万片12寸晶圆约当量的3DFabric制程技术产能，以及每年超过1,000万个小时的测试服务。

台积电总裁魏哲家先前指出，当前单一芯片可以整合超过500亿个晶体管，但还是无法满足超大规模运算的效能需求，为了实现这样的运算能力，需要有效地整合更多芯片或所谓的小芯片技术。

台积电的3DFabric系统整合技术包含各种先进的3D矽堆叠和先进封装技术，以支持广泛的次时代产品：在3D矽堆叠方面，台积电正于SoIC家族中加入微凸块的SoIC-P，以支持更具成本敏感度的应用。

2.5D CoWoS平台得以实现先进逻辑和高带宽存储器的整合，适用于AI、机器学习和数据中心等HPC应用；整合型扇出层叠封装技术（InFO PoP）和InFO-3D支持移动应用。

InFO-2.5D则支持HPC小芯片整合。SoIC堆叠芯片可被整合于InFO或CoWoS封装中，以实现最终系统整合。

另在CoWoS家族方面，主要针对需整合先进逻辑和高带宽存储器（HBM）的HPC应用。台积电已支持超过25个客户的逾140种CoWoS产品。台积电正在开发具有高达6个光罩尺寸重布线层（RDL）中介层的CoWoS解决方案，能够容纳12个高带宽存储器堆叠。

InFO制程技术在移动应用方面，InFO PoP自2016年开始量产并运用于高端移动设备，可在更小的封装规格中容纳更大、更厚的SoC。

3D矽堆叠技术部分，SoIC-P采用18~25微米间距微凸块堆叠技术，主要针对如移动、物联网、客户应用等较为成本敏感的应用。SoIC-X采用无凸块堆叠技术，主要针对HPC应用。其芯片对晶圆堆叠方案具有4.5~9微米的键合间距，已在N7制程技术中量产。

SoIC堆叠芯片可以进一步整合到CoWoS、InFo或传统覆晶封装中，运用于客户的最终产品。如超微就采用SoIC-X技术将N5 GPU和CPU堆叠于底层芯片，并整合在CoWoS封装中，以满足次时代百万万亿级（exa-scale）运算的需求。