接着上一篇笔记《UWB定位算法和对RF Transceiver的要求(点击跳转)》，这篇笔记主要是解读发表在ISSCC022最新的UWB论文：24.3: A 6.5-to-10GHz IEEE 802.15.4/4z-Compliant 1T3R UWB Transceiver
整体的RFTransceiver架构，正如之前分析的，用了1T3R的架构，支持的频段6.5-10GHz, 支持的信号带宽为0.5/1.3GHz。
重点看下TX的结构，TX和常规的TX架构，如IQ调制直接上变频结构有很大区别，原因在于其特殊的调制方式，用到脉冲位置调制和二进制相移键控，输入的频谱需要满足FCC标准，需要生成如下图所示的理想脉冲波形，如何生成这样的波形？
下图是比较几种脉冲形成的方法，第一种最直接，直接通过高速的DSP和高速的DAC生成脉冲波形，第二种通过延迟线的方法，模拟的方式调节延迟的大小，不需要高速的DSP，但模拟的调节延迟可能会有PVT问题，不同PVT下，延迟的大小不一样，产生的脉冲波形不一样，可能还需要对延迟线进行校准，最后一种是文章提出的方法，也是本文的亮点。
用到的是2GHz(也可以切到4GHz，为了更高的数据带宽）的DAC采样率，采样12个点来模拟理想的脉冲波形，这样的波形持续的时间是6ns，而标准规定的PRF=499.2MHz（意味着2ns发送一个pulse）,因此相邻3个pulse会相互叠加干扰，如下图所示，pulse1~pulse3会相互叠加，pulse2~pulse4相互叠加，但pulse1和pulse4在时间上并不交叠，基于这种状况，这篇paper设计了一个查找表（lookup table）的方式，把所有可能的叠加幅度值都存储在table中，根据前后3个chip数据来查找对应的表值。
那相邻3个脉冲的交叠会产生多少个可能的幅度值呢？如下图把12个采样点S1-S12的叠加情况分为a b c d四组，a组只会有S1, S5和S9的叠加，b组只有S2, S5和S10的叠加,c组和d组类似。脉冲有三种情况，即正脉冲+1.负脉冲-1和无脉冲0，因此相互组合a,b,c和d组分别有27种可能的幅值大小，共有27*4=108种可能的幅值大小。
下表是列举了具体的组合，方便后面查看
108种可能的幅值幅度，因此需要LUT设置108个字节来存储这些幅值大小，而LUT的输入地址则由相邻的3个pulse数据决定，因此如下图所示，相邻的3个pulse用3个D触发器做延迟保存下来，pulse间距为2ns，因此这里的D触发器的输入时钟chip_clk为500MHz(是可变的，对应不同的PRF)，一个pulse由于有+1，0，-1三种状态，因此chip_data是2bit来表示3个状态，Addressencoder的输入是相邻的3个pulse数据，共6bit，输出是5bit, LUT的输出的4*8bit来分别表示a b c d的幅度大小，LUT的输出a b c d依次输入到D触发器，注意这里的D触发器的输入时钟频率clk_dac是2GHz，最终输出接到Mixing DAC中，Mixing DAC将DAC和Mixer结合到一块，将脉冲上变频到LO上，然后通过PA推到更高的功率上。
下图是波形的示意图，对于连续的三个相邻pulse：+1, 0, 0，k1~k3经历了100-->010-->001，查找上面表格对应的是a14/b14/c14/d14-->a16/b16/c16/d16-->a22/b22/c22/d22，对于其它更复杂的相邻pulse组合数据的情况，也可以计算出来。
上面的脉冲发生器的chip_clk和clk_dac是可以变化的，论文中支持PRF的范围3.9MHz-499.2MHz，支持的带宽最高可达1.3GHz,用查找表的方式形成pulse，节省可功耗，抗PVT，LUT是可编程的，因此脉冲波形的形成具有很高的灵活性。
RX部分是常规的架构，利用宽带匹配和RC反馈结构让LNA具有宽带特性，设计的Passive Mixer具有更好的线性度和噪声性能，RXABB具有可调增益和可调带宽，高采样率ADC把模拟的pulse转成数字的形式做处理。
来看下芯片的实现方式，为了更好的性能，用了二种工艺，射频前端用的是130nm的SOI工艺，而数字部分和TRX基带部分用的是40nm CMOS工艺，用sip方式合在一起。
最后看下参数总结，支持了最新的802.15.4z的协议，用了1T3R的架构，支持的datarate和PRF更多，前面的paper ISSCC 2021用了polar transmitter, 采用了DPA，因此这篇文章的TX功耗比ISSCC 2021的更高，TX功耗上不占优势。DW3000作为DW1000的升级款，这篇文章的性能参数整体是占优的。
总结完毕
2022/05/22
