从智能手机到智能汽车 SOC芯片算力与设计竞赛已拉开帷幕
来源:电子工程专辑 发布时间:2022-12-23 分享至微信

SoC的全称为System-on-a-Chip,即将系统关键部件集成在一块芯片上。SoC芯片最早从智能手机发展起来,通过将CPU、GPU、内存、Modem、ISP、DSP、Codec等系统部件打包集成在一颗芯片内,具有降低耗电量、减少体积、增加系统功能、提高速度、节省成本等特点。当前,随着智能化、电气化发展,汽车进入核心竞争力主要体现在智能汽车时代的算力上,而SOC芯片也开始从智能手机转向汽车。


今年9月,英伟达发布了新一代的汽车芯片DRIVEThor,主要瞄准汽车的中央计算架构,算力达到2000TOPS!高通也不甘示弱,紧随其后发布了同等级算力的SnapdragonRideFlex芯片。可以说,芯片巨头的在汽车芯片的布局,正式拉开了智能汽车的算力竞赛的帷幕。


近日,由沈子瑜和李书福共同创办的亿咖通科技,和特殊目的公司COVA合并后,借壳在美上市,公司股权估值约为38.2亿美元(约合人民币266.5亿)。据悉,亿咖通科技2017年成立,产品包括信息娱乐系统、数字智能座舱、SoC核心模块、操作系统和软件堆栈。2021年,由亿咖通和ARM中国等公司联合成立芯擎科技推出了中国第一颗7nm车规级SoC芯片SE1000,即“龍鹰一号”,对标高通8155芯片。


随着高性能算力平台的进一步发展,汽车电子电气架构将会进一步集中整合,向中央计算平台方向演进。在这个过程中,大算力平台下车外自动驾驶技术的成熟度以及车内智能座舱所带来人机交互的智能化体验正成为人们关注的重点。那么,未来,汽车SOC芯片将呈现什么发展趋势?


电子电气架构向中央集中式演进


电子电气架构是指集合汽车的电子电气系统原理设计、中央电器盒的设计、连接器的设计、电子电气分配系统等设计为一体的整车电子电气解决方案的概念。按照博世对电子电气架构发展进程的定义,将电子电气架构分为分布式架构、域集中式架构、中央集中式架构三大阶段。近几年,伴随着汽车“新四化”的快速发展,许多车企都从分布式电气架构迈进域集中式电气架构。


传统功能汽车采用分布式电子电气架构,离散化的ECU软硬件紧耦合且各ECU之间独立性较强,硬件资源无法共享且形成数据孤岛,对用户新需求反馈的整体周期长达20个月以上,难以形成持续快速迭代的软件开发模式。因此,软件定义汽车开发模式驱动整车电子电气架构由分布式向中央集中式演进,其核心是车载计算的集中化发展,高集成化的域控制器、车载中央计算平台是关键。


电子电气架构演进的优缺点对比分析


电子电气架构

优点

缺点

分布式电子电气架构

各模块间功能划分明确,独立性强,软硬件强耦合,各模块可独立开发。

各模块间芯片算力无法协同,且相互冗余,分布式架构需要大量内部通信,增加线束成本;功能更新需各模块供应商负责,研发与推送效率低,且供应链管理难度极大。

(跨)域集中式电子电气架构

将分散的ECU集中到动力、底盘、座舱、驾驶、车身等几大域控制器中,减少内部通信需求与线束成本;软硬件逐步解耦,硬件超前设计,软件自研,通过OTA灵活更新。

域分布式计算下大算力SOC芯片成本较高,算力存在冗余且单车算力存在物理上限。

中央集中式电子电气架构

进一步简化电子电气架构,降低线束设计复杂度与成本,SOA软件架构支持软件功能的迭代与扩展,从车载中央计算发展为车云计算后,车内与云端架构实现无缝结合,车端计算用于车内信息与数据的实时处理,云计算作为补充,提供非实时的数据交互与计算。

技术难度大,需要满足,特别对高性能、低能耗、高集成、可信可靠要求非常高。


未来,汽车SOC将成为智能电动车功能实现的核心元件,主要负责数据处理,其中座舱/自动驾驶是主要市场目前MCU是汽车芯片中占比第一的细分品类。


ICInsights发布的数据显示,2021年全球汽车芯片从细分产品占比来看,前三分别微处理器、模拟芯片和传感器,所占比重分别为30%、29%和17。


MCU芯片全称为微控制单元,又称为单片微型计算机或者单片机。它是一个是把中央处理器的频率与规格做适当缩减,并将内存、计数器、USB、A/D转换、UART、PLC、DMA等周边接口,甚至LCD驱动电路都整合在单一芯片上形成芯片级的计算机。通常MCU只能完成较少的任务,例如开启智能雨刷,或是下车后自动落锁等等。因此在豪车中可能拥有数百个MCU来实现各种智能化功能。


人工智能时代诞生系统级芯片(SOC)。在人工智能时代计算架构从单一芯片模式向融合异构多芯片模式发展,将CPU与GPU、FPGA、ASIC等通用/专用芯片异构融合、集合AI加速器的系统级芯片(SOC)应运而生。


MCU部分功能将整合进SOC芯片


广义而言汽车领域算力稍强(2KDMIPS以上)的MCU都可算是SOC,Arteris预测未来单车SOC数量为23个,而大算力SOC在车载端主要面向两个领域,分别是智能座舱和智能驾驶。


从CPU→GPU→FPGA→ASIC(xPU),芯片专用性越来越强。CPU负责逻辑运算和任务调度;GPU作为通用加速器,可承担CNN等神经网络计算与机器学习任务,将在较长时间内承担主要计算工作;FPGA作为硬件加速器,具备可编程的优点,在RNN/LSTM/强化学习等顺序类机器学习中表现优异,在部分成熟算法领域发挥着突出作用;而ASIC可以兼顾性能和功耗,作为全定制的方案将在自动驾驶算法成熟后成为最终选择。


汽车SOC芯片持续追求先进制程。从芯片工艺制程来看,不同汽车芯片对工艺要求存在较大差异。MCU主要是依靠成熟制程,全球70%MCU生产来自台积电;而座舱、自动驾驶SOC及AI芯片等主控芯片持续追求7nm及以下先进制程。


未来部分MCU功能会被整合到SOC芯片中,ECU(电子控制单元)数量减少导致MCU的用量下降。汽车MCU紧随汽车电子电气架构发展,SOC芯片会集成部分低端MCU功能,因此未来MCU单车使用量将会下降,分布式向域控制发展使用量将从当前从30-40颗,逐步提升至70-80颗,但未来随着集中式架构落地,算力向整车计算平台集中,汽车MCU的使用量又将逐步降低至50-60颗左右。


域控制架构下控制芯片将形成“MCU+SOC”态势。SOC芯片并不能替代所有MCU,一方面不是所有MCU都有必要接入SOC芯片,比如“让转向灯闪耀的控制方式”如果不用MCU方案,全部接入SOC芯片会形成一个星形网络,不仅导线数量会增加,管理难度也会剧增。另外一方面也需要一部分MCU作为SOC芯片安全冗余的备选方案。


舱驾一体SOC芯片还有多远?


大算力的汽车SOC主要应用在智能驾驶和智能座舱领域。然而,SoC将首先在汽车智能座舱上得到应用。座舱SOC架构在多块高分辨率屏幕和流畅的系统背后,不仅仅比拼的是车机芯片的算力、视频处理能力,更加看重AI能力等性能指标。比如高通8155芯片是高通第三代骁龙汽车数字座舱旗舰级平台,是一款异构架构的芯片,包含CPU、GPU、DSP、ISP以及AI引擎等。


在CPU部分,8155芯片采用1+3+4的8核心设计,核心为高通Kryo485。其中大核主频为2.96GHz,三个高性能核心主频为2.42GHz,四个低功耗小核主频为1.8GHz。而GPU部分,8155芯片与骁龙855都采用Adreno640。同时,8155芯片所采用的Hexagon690DSP、Spectra380ISP,相比高通骁龙855和855+,名称上也是一模一样。此外与自动驾驶芯片不同的是,8155芯片并没有独立的NPU内核,AI计算主要通过DSP、CPU和GPU组成的AI引擎完成。其中,Hexagon690拥有7TOPS的AI算力,加上CPU、GPU的AI算力之和为8TOPS。


随着智能座舱的发展,不仅需要强大的CPU算力来提高任务处理能力,强悍的GPU算力来处理视频、图片等非结构化数据,高效的AI算力来满足智能座舱的智能化交互体验要求,高速的DSP算力实现大带宽实时通讯,还需要能操作系统兼容手机生态,从而快速提升娱乐体验。总之,智能座舱在4G通信、车载WFI、驾驶舱手势识别、高品质音视频处理、编解码、图像拼接等典型应用场景的需求跟智能手机的业务场景高度契合。


在智能驾驶领域,海量帧图像处理极其考验芯片的并行计算能力,显然擅长逻辑和数字运算能力的CPU无法满足大量并行的简单运算任务,因此,在自动驾驶上通常使用了集成CPU和XPU(GPU/NPU/TPU)的SoC芯片。随着智驾水平的发展,智驾SoC的算力也在不断提升,目前已经量产AI算力最高的智驾SoC是英伟达Orin。


由于智舱与智驾的场景并不相同,带来的算力侧重点也不相同,所以智舱SoC和智驾SoC很长一段时间内平行发展。在今年9月份,高通和英伟达几乎先后脚发布了自己的汽车超算芯片Thor(英伟达)和SnapdragonRideFlex(高通),这两款芯片都可以同时支持智舱和智驾功能。不过,要真正实现舱驾一体还需要有很长的路要走,主要在于:一是智舱和智驾的功能安全等级不同,如何打造一款同时兼顾不同功能安全等级的OS是一个挑战;二是真正舱驾一体要满足算力灵活分配,而Thor目前通过静态配置,一旦分配好了算力以后就无法根据场景进行切换;三是在一颗芯片里如何分工协作也是一场挑战,目前还没有成熟的经验可遵循。因此,未来一段时间,智舱和智驾SoC还会分开并进发展。


Chiplet助力汽车大算力芯片设计


未来的智能汽车无不高度依赖于软件,而软件定义汽车的基础是高性能芯片。在智能汽车赛道的白热化竞争中,算力不足已成为一个主要瓶颈。目前,Chiplet技术被认为是SoC集成发展到后摩尔时代后,继续提高集成度和芯片算力的重要途径。


当前,摩尔定律已经逐渐失效,依靠更先进的工艺已经无法降低大算力芯片的高昂成本。据悉,一款5nm芯片的研发费用已超过5亿美元,3nm的研发费用超过15亿美元。工艺方面,英伟达的Thor-X采用台积电4nm工艺制造,其代价可想而知。此外,大算力芯片的面积不断增大,良率随之下降,价格不断飙升,使车企无法再承受芯片成本上涨之重。因此,Chiplet技术得到了越来越多芯片厂商的青睐。


最近几年,Chiplet的技术突然“爆火”。这种技术通过将一颗大芯片拆分成若干小芯片,再重新封装在一起,能够大幅降低大算力芯片的成本,用相对传统的工艺实现甚至超过更先进工艺所能达到的性价比。


特别要指出的是,各大汽车厂商均有不同的产品定位,有一些高端汽车则可能激进采用大算力的芯片,而一些中低端汽车则可能很保守,偏向于采用中低算力芯片。这种不同层次的多样化需求对芯片厂商带来了很大的技术挑战,需要为汽车市场提供一种可以方便扩展算力的架构和相对通用的平台,不仅要有足够的通用性和可扩展性,而且有足够的灵活性,能够针对一些特定客户的需求实现一定程度的定制。


以智能座舱和智能驾驶为例,汽车厂商对算力的需求都不尽相同。换句话说,市场对于芯片的CPU、GPU和NPU等算力单元的配置都存在非常多样化的需求,仅仅依靠少数几款芯片无法满足。同时,每一款芯片的销量也相对有限,难以摊薄研发成本,导致芯片价格居高不下。显然,传统的技术路线存在明显的瓶颈,无法有效提供算力的扩展性和灵活性,来满足智能汽车市场的多样化需求。因此,Chiplet技术被认为是实现中央计算平台芯片的核心技术路线。


未来,Chiplet技术将兼具灵活扩展、降低成本、提高良率和加快产品上市等优势,成为后摩尔时代半导体产业针对大算力汽车SoC芯片的最优解之一。


责编:Jimmy.zhang

[ 新闻来源:电子工程专辑,更多精彩资讯请下载icspec App。如对本稿件有异议,请联系微信客服specltkj]
存入云盘 收藏
举报
全部评论

暂无评论哦,快来评论一下吧!