Tessent 实现最佳DFT 解决方案-icspec

Tessent 实现最佳DFT 解决方案

来源:eetop 发布时间:2022-12-15

分享至微信

分享一下不久前西门子EDA举办的EDA创新技术线上技术交流视频。在本场会议中，西门子EDA分享了《Tessent 实现最佳DFT 解决方案》等EDA实战经验在线讲座视频。

Tessent实现最佳DFT解决方案

当今，半导体公司面临着与技术节点缩小、设计规模扩大和系统规模扩宽相关的严峻挑战（称为“三大缩放挑战”）。这些挑战对设计开发、制造和功能操作有着广泛的影响，而所有这些都会影响到企业的经营利润。同时，大型片上系统(SoC)设计的复杂性与日俱增，这给包括可测试性设计(DFT)在内的所有 IC 设计学科提出了更为严峻的挑战。

传统 DFT 方法带来的后果可能有：错过上市时间、测试成本高于预期、芯片质量低于预期、良率提升缓慢，以及无法在生命周期内维持器件性能。作为SoC芯片DFT测试的市场领导者，西门子EDA旗下的Tessent 工具平台和解决方案能够帮助客户降低风险，实现更低的测试成本，更优的功耗、性能和面积，把产品更快推入市场。

视频回看扫码即刻呈现！