
三星电子(Samsung Electronics)预定2027年让采用新时代环绕式闸极晶体管(Gate-All-Around;GAA)结构的1.4纳米晶圆代工制程商用,2025年先以GAA技术的制程创新导入2纳米;在2纳米制程转换过程,将积极运用Back Side Power Delivery Network(BSPDN)。由于业界对BSPDN认识仍然不多,近期成为关注焦点。
据韩媒The Elec报导,三星电子日前在SEDEX 2022半导体展会由资深研究员朴炳载(音译)发表主题演说,介绍晶圆代工最新技术及商业暨未来愿景。朴炳载提到,三星正在研发BSPDN技术,作为应用在多桥通道场效晶体管(Multi Bridge Channel;MBCFET)的新技术,发展2纳米制程。
先前半导体业者为了减少漏电,缩小制程线宽,开发出鳍式场效晶体管(FinFET)技术,为闸极(gate)3面包覆,也称为3D晶体管。但现在电路线宽愈来愈窄,FinFET技术力有未逮,于是出现4面包覆技术,也就是GAA。其中,三星在GAA以纳米片(nano sheet)取代纳米线(nano wire),成为自主改良的MBCFET技术。
BSPDN与FinFET、MBCFET不同,可看成是比三星、英特尔(Intel)、台积电发展中的Chiplet更高一级技术。BSPDN不只将芯片整合,也积极利用晶圆背面,是相对于Front Side Power Delivery Network(FSPDN)的概念。BSPDN在晶圆正面放入逻辑等主要功能,背面具有功率传输、信号传递等功能。
2019年BSPDN概念首度由IMEC提出,2021年在IEDM一篇名为「2纳米制程利用背面连结的SRAM巨集与逻辑之设计与最佳化」论文也有概略介绍,例如:在SRAM巨集以BSPDN驱动,效能比FSPDN增加44%,功耗表现提升30%;在逻辑以BSPDN驱动,速度提高2.5倍,效率提高60%;若将供电网络移动到晶圆背面,能解决正面的信号传递壅塞问题。
BSPDN并非只有三星投入研发,英特尔、台积电也都苦思该如何将技术用在生产。亦即,BSPDN目前仍处于学术研究阶段,专家认为必须有CMP制程创新、电子设计自动化(EDA)及封装技术的相互发展,BSPDN才能从学界进入业界。
仁荷大学(Inha University)新材料工程系教授崔利诺(音译)表示,在晶圆正面放进全部的电源或信号会让结构太过复杂,导致效率低落。若也能利用晶圆背面,则可让结构简化,不过会是非常困难的技术。除了半导体元件之外,其他技术也得一起发展。
责任编辑:张兴民
暂无评论哦,快来评论一下吧!
