Altera公司于2009年6月22日在Altera 清华联合实验室举办了收发器系列产品研习会，众多研发人员和设备供应商参与此次活动，了解全系列收发器解决方案。

    作为会议开始，Altera公司区域销售经理尹志华先生对Cyclone、Arria、Stratix 、Hardcopy Asic等FPGA系列产品作了简介。
  
                   

                                         Altera公司区域销售经理尹志华

    Altera隆重推出已在市场推广的StratixIV系列FPGA，这款芯片采用了台积电40纳米工艺制造，集成11.3-Gbps的收发器，可单片解决10G/40G/100G的应用，并提供Altera和合作伙伴IP全套解决方案。如此高用途，价格也不菲，高达几千美金，尹志华对EEWORLD说，“每个领域领先的客户都是我们PLD用户，同样包括非常热门的新能源领域，如风电设备。”

                  

                                        参加会议的FPGA研发人员等

    在研习会中，Altera对40-nm收发器和时钟体系结构、电源分配网络设计、不连续回流路径对高速串行链路的影响三方面主题做了详细的介绍，并邀请Tektronix公司和Linear Technology分别对高速串行数据链路测试和电源解决方案进行分析。
   
    会议最后介绍40-nmFPGA支持的协议包，应用收发器进行设计方案和并在现场做了实验。很有前景的一个系统解决方案是Interlaken-40/100G解决方案，硬件已实现，软件将在quartus9.20中加入。

[page]

 40-nmFPGA技术采用了怎样的独门技术呢？

    Altera资深市场工程师花小勇先生介绍40-nm收发器和时钟体系结构、电源分配网络设计、不连续回流路径对高速串行链路的影响三方面主题。

                   
 
                                  Altera资深市场工程师花小勇介绍中

    1）HSIO链路体系结构从开始的0.1Gbps的全局时钟设计、0.8Gbps的源同步（与FPGA接口的外部器件的数据源和时钟源一样都是来自FPGA内部）到1Gbps异步数据收发。支持了千兆以太网、CEI/OIF、PCI Express的研发。1Gbps异步数据收发器从编码的异步数据恢复出时钟，解决了抖动较大的数据无法锁定的问题。

    40-nm产品中采用之前只有在RF中广泛使用的LC振荡器(LCO)，有优异的相位噪声性能。

    为克服电通道趋附效应和电介质等引起的损耗，Altera在收发器采用了发送端加重，接收端均衡的技术。可使用高速链路仿真工具（预加重和均衡链路估算器PELE技术）对实际芯片测试、精确验证。

    收发器电源设计中将Tx和Rx、帯隙电流源和电压稳压器、时钟和数据单元分别分开并隔离的电源供电，防止电源耦合产生的噪声。

    2）电源完整性问题会导致抖动增大、较差的时序结果（降低翻转斜率）、器件老化和亚稳态、逻辑错误、EMI（电磁干扰）等问题，在设计后期或实施后才会发现，Altera提供了一种电源分配网络设计方法，采用了可编程功耗技术，可在关键路径自动调整晶体管阈值电压，实现低功耗和高性能。

    3）不连续回流路径对单端信号地反弹有很大影响，可采用差分信号，降低地反弹；回流路径间隙不连续，例如板层分离，连接器等，会对差分信号有影响，引入插入损耗和串扰。加入回流过孔，减小注入到板层谐振腔中的共模噪声，减小共模信号串扰。

[page]

测试方面：高速串行数据链路

    相比较并行数据注意建立保持时间，高速串行数据更注重抖动。抖动TIE Jitter测量的是实际信号和理想信号或恢复出的时钟之间的时间误差。在业内采用的分析方法基础是T11组织的MJSQ文档，将抖动分离成各随机抖动和确定性抖动。确定性抖动又划分为周期性抖动、数据相关抖动和占空比抖动。

                    

                             Tektronix公司技术人员对高速串行数据链路进行分析

    随机抖动由概率论在直方图中显示成高斯型分布；周期性抖动也有一定的分布规律，可以由此详细分析。码间干扰抖动，由传输链路的效应、反射等引起，对高频信号影响较大，由下图可以看到，单个1的信号幅度由于上升沿变缓远小于理想值。

                     

                                                     码间干扰抖动

    抖动通常来源于电源耦合、锁相环PLL、通道有限的带宽和反射、驱动能力不对称。泰克提供了DPOJET工具中的OneButton进行抖动调试，并有专门的串行链路分析工具（SDLA），进行发射性能测试，接收端信号仿真。

[page]

Altera收发器的电源解决方案

    电源的不当设计和不良布局会破环串行链路的完整性。

    如何选择适合高速收发器的电源器件？线性稳压器简单、低噪声、元件数目少，且功率低，适用于<5A输出电流设计；开关模式稳压器元件数目比线性稳压器多，需要考虑布局，中高功率，效率较高。

                    

                           凌力尔特应用技术工程师屈旭光电源解决方案介绍

    屈旭光介绍到收发器供电的现行解决方案——LDO（线性稳压器），采用较低的压差或并联稳压器的方法可用于高输出电流设计。在高性能易用型解决方案中推出了uModule系统解决方案，集成于一个封装内的电源，解决HSIO系统开关模式电源的局限性问题。具有低噪声的特点，构造考虑如下：

    1）流过输出滤波电容器的开关电流和电容器的ESR作用会有输出纹波，可采用较大的电感器、低ESR电容器或并联、LC滤波器等方法解决。

    2）开关栅极上的快速转换引起的开关噪声可通过缩短开关节点的长度、转换速率受限的栅极驱动器、电源远离高速走线布设且在接地层之间的方法来降低。

    3）很长的高速、高电流走线引起的传导EMI，表现为输入纹波和输出纹波，采用分立式LC滤波器或走线电感来降低；由“开口磁芯”、非屏蔽式电感器引起的辐射EMI可对电源进行屏蔽，以产生一个仿法拉第屏蔽，从而最大限度地降低辐射EMI。