新版瓦森纳协定解读：中国大陆高端芯片的紧箍咒

《瓦森纳协定》又称瓦森纳安排机制，全称为《关于常规武器和两用物品及技术出口控制的瓦森纳安排》(Wassenaar Arrangement on Export Controls for Conventional Arms and Dual-Use Good and Technologies)。《瓦森纳协定》是一种建立在自愿基础上的集团性出口控制机制。《瓦森纳协定》宣称其主旨是：

1）有助于区域和国际安全与稳定；

2）促进常规武器及两用货物和技术转让的透明度和更大的责任；

3）补充和加强大规模毁灭性武器及其运载系统的出口管制制度；

4）不针对任何国家；

5）利用出口管制作为打击恐怖主义的手段。

《瓦森纳协定》规定，成员国通过其国家政策确保这些物项的转让不会有助于发展或增强破坏这些目标的军事能力，也不会被转用于支持此类能力。目的还在于防止恐怖分子获取这些物品。

2022版的《瓦森纳协定》于2022年12月1日公布。2023版的《瓦森纳协定》于2023年12月1日公布。

本文将对2023版《瓦森纳协定》的3.B条款，即芯片制造设备条款进行介绍和解读，主要内容包括：

1、《瓦森纳协定》的前世今生；

2、中国大陆高端芯片业的“紧箍咒”——3.B条款内容详解；

3、2023版的3.B条款的改变；

4、几点个人看法。

1、《瓦森纳协定》的前世今生

1949年11月， “输出管制统筹委员会” (Coordinating Committee for Multilateral Export Controls) 在巴黎成立，成员包括美国、英国、法国、德国、意大利、丹麦、挪威、荷兰、比利时、卢森堡、葡萄牙、西班牙、加拿大、希腊、土耳其、日本和澳大利亚，共17个国家。其总部设在巴黎，通常被称为“巴黎统筹委员会”， 简称“巴统”。巴统是对社会主义国家实行禁运和贸易限制的国际组织，其最著名的事件是“东芝事件”。

1952年，巴统中国委员会成立。“巴统”对中国贸易的特别禁单所包括的项目比前苏联和东欧国家所适用的项目多500 余种。随着1991年12月25日的苏联解体。“巴统”于1994年4月1宣告解散。

巴统中国委员会

1996年7月，包括“巴统” 17国在内的33个国家在荷兰瓦森纳签署设立《瓦森纳协定》，并于1996年9月开始实施，并动态更新。

《瓦森纳协定》延续了“巴统”的内涵

目前为止，《瓦森纳协定》的签署国家共有42个，包括：阿根廷、澳大利亚、奥地利、比利时、保加利亚、加拿大、克罗地亚、捷克共和国、丹麦、爱沙尼亚、芬兰、法国、德国、希腊、匈牙利、印度、爱尔兰、意大利、日本、拉脱维亚、立陶宛、卢森堡、马耳他、墨西哥、荷兰、新西兰、挪威、波兰、葡萄牙、韩国、罗马尼亚、俄罗斯联邦、斯洛文尼亚、斯洛伐克、南非、西班牙、瑞典、瑞士、土耳其、乌克兰、英国和美国。

2023年版《瓦森纳协定》

《瓦森纳协定》两用物项和技术清单将管制物项分为9类，分别是 ：

1、特殊材料及相关设备（Special Materials and Related Equipment）

2、材料加工（Materials Processing）

3、电子（Electronics）

4、计算机（Computers）

5、通讯和信息安全（Part 1 Telecommunications & Part 2 Information Security）

6、传感器和激光设备（Sensors and Lasers）

7、导航与航空电子设备（Navigation and Avionics）

8、海事设备（Marine）

9、航空与推进设备（Aerospace and Propulsion）

此外，《瓦森纳协定》两用物项清单还包括敏感清单（Sensitive List）和特别敏感清单（Very Sensitive List）。

其中芯片制造设备属于电子类，对应的条款是3.B。《瓦森纳协定》被称为包围中国发展的“第四岛链”， 3.B条款是一直是中国先进芯片业发展的“紧箍咒”。

2、中国大陆高端芯片业的“紧箍咒”——3.B条款内容详解

一颗芯片的诞生流程极其漫长，可分为芯片设计、前道工序（芯片制造）和后道工序（封测）三个环节。简而言之，就是以晶圆作为地基，根据设计者的意图（设计好的电路图），通过众多复杂的工艺（达2000道工序），用乐高盖房子的方式，层层往上叠，最后进行封测的过程。这一过程需要EDA、半导体材料、芯片制造设备、辅助设备等上游产业链作为支撑。

芯片的内部结构

根据中微半导体CEO尹志尧博士的介绍，目前一条12英寸的生产线大概需要100亿美金的投资，其中70%用来买设备，总体来说要买10大类设备，细分的设备超过170种，细分到型号可能有300多种。总的来说，需要3500台设备构成一条生产线。美国制造商占比45.64%、日本31.05%、欧洲21.91%；前五大制造商AMAT/ASML/LAM/TEL/KLA占比约66%。

中微半导体CEO尹志尧博士的介绍

前道工序是指在晶圆上制作逻辑电路的过程，在硅片上进行扩散、薄膜、光刻、刻蚀、离子注入、CMP、金属化、量测等操作。涉及到设备有扩散炉、PVD/CVD设备、光刻机、涂胶显影机、刻蚀机、离子注入设备、CMP设备、量测设备等。这些都是在 “物理隔离”的晶圆洁净厂房内完成的。

后道工序是指对晶圆进行减薄、切割、贴片、引线键合、封装、测试的过程。芯片检测贯穿整个芯片制造过程，可分为前道量测（半导体量测设备）和后道测试（半导体测试设备）。前者属于物理性检测，分为量测类和缺陷检测类。后者属于电学性能检测，分为设计验证、WAT测试、晶圆测试（CP 测试）以及成品测试（FT 测试）。

芯片生产及测试具体流程。

虚线红框是3.B条款限制的对象

那么，《瓦森纳协定》3.B条款限制了哪些类芯片制造设备呢？

2.1 外延设备（3.B.1.a条款）：

芯片的地基

外延工艺在英文中通常被称为 "Epitaxy"。这个词源自希腊语的 "epi"（意为“上面”）和 "taxis"（意为“排列”）。外延工艺就是在单晶衬底上沉积一层薄的新单晶层。由于新单晶按照衬底晶相延伸生长，这层新沉积的单晶层被称作外延层。衬底长了外延层就成为了外延片。外延的质量相当于地基的质量，毫无疑问，对芯片性能的影响很大，外延的质量受限于外设设备、外延工艺（同质外延和异质外延）和衬底的质量。

3.B.1.a条款对用于外延生长的设备的限制内容如下：

1）.设计或改造的设备，用于生产除硅以外的任何材料层，其厚度在75 mm或以上的距离上均匀性小于±2.5%；包括原子层外延（ALE）设备。

2）.金属有机化学气相沉积（MOCVD）反应器，设计用于具有以下元素中的两种或多种的材料的化合物半导体外延生长：铝、镓、铟、砷、磷、锑、氧或氮；

3）.使用气体或固体源的分子束外延生长设备（MBE）。

外延设备的功能

2.2 离子注入机（3.B.1.b条款）：

芯片电学性能的调控师

离子注入属于物理过程，是一种半导体材料的掺杂技术。随着芯片技术节点的不断演进，晶体管的特征尺寸在不断缩小，晶体管性能受掺杂剖面的影响越来越大，离子注入通过高压离子轰击把杂质引入硅片，是唯一能够精确控制掺杂的手段，且能够重复控制掺杂的浓度和深度。毫无疑问，离子注入效果决定了芯片内部结构中晶体管器件的最基本、最核心性能。

根据离子束电流和束流能量范围，离子注入机可分为三大类：中低束流离子注入机、低能大束流离子注入机、高能离子注入机。另外还有用于注入氧的氧注入机，或者注入氢的氢离子注入机，等等。

离子注入机的分类与主要区别

在前道工序中，离子注入环节的难度仅次于光刻工艺。离子注入机的制造难度仅次于光刻机。但是，在前道工序设备中，光刻机价值占比约 20%，刻蚀机价值占比约 20%，离子注入机的价值占比仅为约3%。

3.B.1.b条款对用于离子注入机的限制内容如下：

设计用于离子注入的设备，并具有以下任何一种：

1).自2012年以来未使用

2).被设计和优化为在20keV或更大的束能量和10mA或更大束电流下操作用于氢、氘或氦注入；

3).直接写入能力；

4).用于将高能氧注入到加热的半导体材料“衬底”中的65keV或更高的束能量和45mA或更大的束电流；或

5).被设计和优化为在20keV或更高的束能量和10mA或更大的束电流下工作，用于将硅注入加热到600°C或更高温度的半导体材料“衬底”中。

2.3自动装载多腔室中央晶圆处理系统（3.B.1.e条款）：搬运调度的大脑

需要说明的是: 3.B.1.c条款 2015年被废弃; 3.B.1. d条款2011年被废弃。

自动装载多腔室中央晶圆处理系统在整个芯片生产线上完成多腔室之间晶圆的分类、预对准和传输等功能，完成不同工艺加工模块之间晶圆高效传输和定位，是连接物料搬运系统与晶圆处理系统的桥梁，由于每个腔室都需要在不同的压力和不同的工艺气体或等离子体下运行，为此需要根据不同的设备前端工艺模块需求，合理布局搭载不同功能的模块。

典型的多腔室中央晶圆处理系统由以下基本组件组成：典型的晶圆处理系统由以下基本组件组成。

1）晶圆载体，用于在制造过程中存储和运输晶片。包括FOUP、FOSB箱、SMIF Pods等。

2）晶圆预对准器，用于在晶片移交处理之前正确定位晶片。

3）晶片对准器，包括真空式（背面接触）和边缘控制（非接触式）

4）晶圆搬运机器人，晶圆处理系统的核心，用于在芯片制造过程中，不同工艺步骤之间的晶圆自动搬运。根据不同情况可以使用单臂机器人或者双臂机器人（减少晶圆交换时间和总循环时间）。

此外，还包括清洁空气过滤装置（FFU，清洁度达到ISO2）、ESD敏感晶片的集成电离器、OCR读取器、晶圆翻转模块、SECS/GEM与设施主机网络的通信模块等。

300mm晶圆处理和定位系统

3.B.1.e条款对用于自动装载多腔室中央晶圆处理系统的限制内容如下：

1).晶片输入和输出接口，其中有3.B.1.a.1.、3.B.1.a.2.、3.B.1.a.3.规定的两个以上不同功能的半导体工艺设备（薄膜沉积、离子注入、热处理等）之间的连接；

2).设计用于在真空环境的“串行多晶圆加工工艺”：即将每个晶圆从一个设备转移到第二个设备，然后再转移到第三个设备，等等，这需要自动加载多晶片腔室中心晶片处理系统。

3.B.1.e条款不适用于为“并行晶圆加工工艺”设计的自动机器人晶片处理系统。

2.4先进光刻技术（3.B.1.f条款）：

现代工业之花

在芯片制造流程中，光刻技术水平很大程度上决定了芯片的性能。光刻是芯片制造流程中技术难度最大、成本最高、周期最长的环节。

技术难度层面，光刻机是芯片制造前道工序设备之首，集成了超精密光学、自动控制、材料、物理学、数学、流体力学、微环境控制、软件等40多个学科的最新研究成就。

成本方面，EUV光刻机单台售价超过1亿美元（超过F-15战斗机的售价），光刻机购置成本达到芯片制造设备总投资的20%。光刻工艺的费用约占芯片制造成本的 1/3左右。

周期方面，先进节点芯片制造需要60-90步光刻工艺，光刻环节耗费时间占比约为40-50%。

光刻技术的发展历程

随着EUV光刻机的出现，当前芯片制程最小已经达到3nm。目前ASML正在研发High-NA EUV光刻机，制程可达2nm、1.8nm，预计2025年量产。

佳能公司的纳米压印光刻设备另辟蹊径，其售价比ASML公司的EUV光刻机低一个数量级，目前只能应用于3D NAND芯片领域。

3.B.1. f条款对先进光刻技术的限制内容如下：

1). 对准并步进重复或步进扫描光刻机，使用光学或X射线光源，并具有以下任何一种：

a.光源波长短于193nm；或

b.分辨率45 nm或更小；

ASML公司的EUV光刻机

2). 分辨率优于45 nm的压印光刻设备，包括微接触压印光刻设备、热压印光刻设备、纳米压印光刻设备、步进和闪光压印光刻（S-FIL）设备。

Canon公司的应用于3D NAND的纳米压印设备FPA-1200NZ2C

3).专为掩模制作而设计的设备，具有以下所有功能：

a.偏转的聚焦电子束、离子束或“激光”束；和

b.具有下列任何一项：小于65nm的全半宽峰（FWHM）光斑尺寸和小于17nm的定位精度（平均3）；或小于23nm的套刻误差（平均3）；

日本NuFlare 公司的EBM-9500电子束直写机

4).直写光刻设备，具有以下所有内容：

a.偏转的聚焦电子束；

b.具有下列任何一项：最小束班尺寸等于或小于15nm；或小于27nm的套刻误差（平均3）。

日本JEOL公司的高斯束电子束光刻机

2.5光学掩模（3.B.1.g条款）：

芯片的模具

光学掩模, 即光刻掩模版，又称光罩、掩模版等，被认为是芯片制造工艺的“模具”。掩模是链接前道工序和芯片设计的桥梁，是前道工序中光刻工艺所使用的图形母版。它的功能类似于传统照相机的底片。用直写光刻机、涂胶显影机、刻蚀机、量测机、表面粘贴膜等设备制造出来的掩模送到前道工序的光刻机，进行晶圆的曝光复制，光刻机光波透过光学掩模将设计图形缩小投影在硅片表面的光刻胶上，经图形多次叠加最终在硅片表面形成芯片，从而实现批量化生产。光学掩模承载图形设计和工艺技术等知识产权信息，其质量直接决定了光刻工艺的质量，也决定了芯片的性能。需要特别说明的是，后道工序目前也需要使用封装光刻机和掩模。

光学掩模的制造流程和晶圆制造流程相似，主要包括：衬基制作、直写光刻、显影、刻蚀、检测、清洗以及表面粘贴膜等。主要区别是光学掩模采用“串行”的曝光方式，晶圆的制造流程则采用“并行”的曝光方式。

3.B.1. g条款对先进光刻技术的限制内容如下：

适用范围：通用集成电路，包括：单片集成电路、混合集成电路、多芯片集成电路、薄膜型集成电路（包括蓝宝石上的硅）、集成电路（光学集成电路、三维集成电路和单片微波集成电路）。具体参考3.A.1条款。

光学掩模

2.6光学相移掩模（3.B.1.h条款）：

芯片的高级模具

为了提高光刻技术的分辨率，多种分辨率增强技术被提出，基本原理是降低瑞利公式中的工艺因子，光学相移掩模是其中的一种。

在32nm技术节点之后，不透光钼硅层(Opaque MoSi on Glass, OMOG)取代传统的Cr，被用于吸收层的材料，以减少掩模误差影响因子，提升光刻质量，移相掩模技术开始得到应用。

光学相移掩模大体上可分为交替式移相掩模 ( Alternate Phase-Shift Mask, Alt-PSM)、衰减式移相掩模 ( Attenuate Phase - Shift Mask, Att -PSM)、边缘增强型相移掩模、无铬全透明移相掩模及复合移相掩模，等等。目前工业界使用最多的是衰减式移相掩模。

3.B.1. h条款对先进光刻技术的限制内容如下：

• 具有未由3.B.1.g指定的相移层多层掩模，以及设计用于具有波长小于245nm光源的光刻设备。

• 3.B.1.h不适用于具有相移层的多层掩模(设计用于制造3.A.1中未规定的存储器件)。

• 对于专门为光学传感器设计的掩模需要参考6.B.2条款。

2.7 纳米压印掩模（3.B.1.i条款）：

特种芯片的模具

虽然纳米压印光刻工艺另辟蹊径，但它也绕不开掩模。毫无疑问，纳米压印掩模是纳米压印光刻最大的技术挑战之一。不同于传统光学光刻使用的4：1光学掩模，纳米压印光刻使用1：1模版纳米压印掩模，会导致掩模制作、检查和修复技术面临更大挑战。

3.B.1. i条款对先进光刻技术的限制内容如下：

适用范围：通用集成电路，包括：单片集成电路、混合集成电路、多芯片集成电路、薄膜型集成电路（包括蓝宝石上的硅）、集成电路（光学集成电路、三维集成电路和单片微波集成电路）。具体参考3.A.1条款。

大日本印刷株式会社（DNP）制造的纳米压印掩模

2.8 EUV掩模衬基（3.B.1.j条款）：

EUV掩模制造的第一步

EUV掩模的制造难度远远大于光学掩模，其中，EUV掩模衬基是EUV掩模制造最大的技术挑战之一。不同于传统光学光刻使用的透射式光学掩模，EUV掩模是反射式的，这导致EUV掩模衬基制作、检查和修复技术面临更大挑战。

生产EUV掩模的第一步是制备EUV掩模衬基，即无任何图案的衬基。

EUV掩模衬基由极低热膨胀系数的掺钛玻璃上沉积的40到50个硅钼交替层组成，最终形成了250nm到350nm厚的多层膜结构。之后再覆盖沉积钌(Ru)作为保护层，使用氮化钽作为吸收层。其制造难度在于极低热膨胀系数的掺钛玻璃、高反射率（>67%）多层膜、缺陷检测和修复，等等。

3.B.1. j条款对先进光刻技术的限制内容如下：

• 具有多层膜的掩模“基板坯料”，包括钼和硅多层膜，并且具有以下全部：.专为EUV光刻而设计并且符合SEMI标准P37。

• 所指的EUV光源波长大于5nm小于124nm。

EUV掩模衬基

2.9 半导体器件的测试设备（3.B.2条款）：

芯片性能检测师

半导体测试的目的是电学参数测量（短路测试、开路测试、最大电流测试等DC参数测试、传输延迟测试、功能速度测试等AC参数），识别出正常工作的芯片。包括设计验证、CP测试（晶圆测试）和FT测试（成品测试）。

主要设备是测试机、分选机和探针台。设计验证中，测试机分别与分选台、探针台配合使用。CP测试中，测试机和探针台配合使用。FT测试中，测试机和分选机配合使用。

3.B.2条款对半导体器件的测试设备的限制内容如下：

专门设计用于测试以下成品或未成品半导体器件的测试设备，以及专门设计的组件和附件。包括.用于测试3.a.1.b.3.规定项目的S参数，以及3.A.1.b.2规定的试验项目。

日本Advantest公司的V93000 平台

3、2023版的3.B条款的改变

2018年，《瓦森纳协定》成员国首次发布了增强型技术简报（An Enhanced Technical Briefing）。2023年11月30日，第27次《瓦森纳协定》全体会议在奥地利维也纳举行，主持人是来自印度的Jaidep Mazumdar。

本次会议中，《瓦森纳协定》成员国做出了如下声明：

1）继续交换关于武器和两用货物及技术转让的信息，以及与潜在的不稳定武器流向特定国家相关的风险，包括冲突地区；

2）重申强有力的出口管制和密切合作的作用，防止恐怖分子获取常规武器和两用物品及技术；

3）继续对《瓦森纳协定》控制清单进行全面和系统的审查，以确保持续相关性；

4）采纳了新的控制措施，包括对某些电子元件生产使用设备的控制；更新了有关高性能电子设备的现有控制措施；并澄清了控制清单条目，包括声纳、光学传感器、某些火箭推进技术、加密/解密和合法拦截通信的技术；

5）分享国家出口管制执行方面的经验，包括许可证发放和执法方面的经验；

6）更新了几份关于实施出口管制的公开文件，包括“控制两国之间常规武器运输的要素”（2011年通过）和“工业咨询问题清单” （2018年修订）；

7）与导弹技术控制制度和核供应国集团就控制清单问题保持专家级的非正式技术联系；

8）评估了当前会员申请的进展。

自2024年1月1日起，意大利将担任全体会议主席，奥地利将担任一般工作组主席，加拿大将担任许可证和执法官员会议主席。墨西哥将继续担任专家组主席。

下一次《瓦森纳协定》成员国全体会议将于2024年12月在维也纳举行。

具体到3.B条款，改动极小，只是对3.B.1.a.2内容做了少许修改，在用于氧化物外延生长的设备中，添加了氧化镓的内容。

氧化镓（Ga2O3）是一种超宽禁带半导体，禁带宽度达4.8 eV、临界击穿场强高达8MV/cm，具有低能量损耗、高热稳定性和高化学稳定性等特点。主要应用于光通信、雷达、航空航天、高铁动车、新能源汽车等大功率、大电压场景。

第四代半导体

2022年8月12日，美国商务部工业和安全局（BIS）将高纯度氧化镓列入禁止对华出口管制清单中。

2023年8月1日，中国商务部和海关总署正式对半导体原料镓和锗实施出口管制。

4、几点个人看法

以下看法仅代表作者本人的观点。

1、《瓦森纳协定》的3.B条款无疑一直是中国大陆高端芯片业的“紧箍咒”。国内许多学者对《瓦森纳协定》做了大量研究，公开发表的文章很多。但是，尽作者所知，本文是第一次对3.B条款进行了全面、专业的解读。

2、《瓦森纳协定》是42个成员国出台出口管制内容的重要依据，但是并非唯一依据。比如, 美国一直采用的是“层层加码”的出口管制措施，日本原来一直是严格依据《瓦森纳协定》颁布出口管制内容。2023年7月23日，日本经济产业省开始施行《外汇及外国贸易法》的修改省令，将23种半导体设备和材料追加为出口管制对象。也就是说，日本也开始“层层加码”。

3、有意思的是，俄罗斯联邦是《瓦森纳协定》签署国，乌克兰也是。

4、《瓦森纳协定》3.B条款的总体思路是：限制芯片地基、电学性能调控、搬运调度大脑、高分辨率图形生成和电学参数测量。

5、《瓦森纳协定》3.B条款限制的主要适用范围是14nm及以下硅基芯片制造所需的测试、检验和生产关键设备。

6、除此之外，《瓦森纳协定》的3.B条款还限制某些特种光电芯片的技术和设备出口。比如，限制应用于化合物半导体的MOCVD和MBE设备出口。

7、《瓦森纳协定》限制条款的不仅仅是用于芯片量产的先进光刻机。而是先进光刻成套技术。

对于高分辨率图形生成的先进光刻技术，不仅限制EUV光刻机，还限制单次曝光分辨率45nm及以下的水浸没式193nm光刻机（如ASML公司的TWINSCAN NXT:2000i及后续机型）。

更为重要的是，对用于先进掩模制造的变形束和多电子束直写光刻机、先进光学掩模、相移光学掩模、EUV掩模衬基也一并加以限制。当然，对大硅片、EUV光刻胶等也加以限制（不在本文讨论范围之内）。甚至包括用于科学研究的高斯束电子束直写机。

8、《瓦森纳协定》的3.B条款并非一成不变，比如，刻蚀机原来是《瓦森纳协定》的出口管制内容。2015年2月9日，美国商业部工业安全局的一份声明指出：在中国已有一家非美国的公司，事实上已有能力供应足够数量和同等质量的刻蚀机，所以继续现在的国家安全出口管制已达不到其目的了。

美国解除刻蚀机对中国的出口限制。

但是，2015年以后，《瓦森纳协定》的3.B条款内容几乎没有变化。