从独立模块到完整解决方案，IP开启ASIC模式

来源:新思科技发布时间:2022-12-272107浏览

由于机器学习、数据分析、物联网等技术的不断发展，以后生产的数据只会越来越多，并且越来越复杂。而半导体则是驱动这一切的引擎。为了日后能够以更快的速度、更低的功耗和更少的延迟来传输更多数据，SoC设计也必须有所改变。摩尔定律逐渐趋向极限，在更小的芯片上集成更多的晶体管几乎是不可能的，只有半导体创新才能实现各种性能的提升。
如今SoC设计比以往规模更大、更复杂，但同时也带来了固有的集成挑战：用于芯片设计非差异化方面的标准半导体IP模块不再像以前那样即插即用。如果独立的IP模块可在关键应用中提供全面的IP解决方案，从而简化从裸片到电路板以及其他方面的集成路径，情况会怎么样呢？如果半导体IP供应商能够提供更多像ASIC供应商那样提供解决方案，又会怎么样呢？

IP中的ASIC模型用例

对于芯片设计企业来说，是采用客户自有工具（COT）模型，还是外包给ASIC供应商，是他们需要做出的重要决定。COT模型可能具备DIY成本优势，但前提是芯片产量足够高，并拥有自己的后端团队和工具、业务运营和基础设施、良好的代工关系和测试能力，只有这些条件都满足，才能将设计付诸实践。
但如果没有像行业巨头们那么大的运营规模该怎么办呢？选择ASIC供应商来处理芯片开发和制造工作应该会是绝大多数小规模公司的选择。虽然这样做相当于要放弃一些自主控制权，但承担的风险却低得多。开发者们只需将设计前端交给所选的ASIC供应商，然后等待芯片交付即可。
针对特定应用的类似模型如何映射到设计的IP部分？虽然IP可能会提供标准功能，但将这些功能集成到高端设计中的过程根本不是标准过程。要使用IP，就必须解决设计中各个组件部分的不一致问题，例如通道数量、时钟速度、I/O数量和类型等等。此类变量的差异因应用而异。
为IP模块建立针对特定应用、易于使用的集成模型可以帮助开发者克服这些障碍。与ASIC模型类似，包含完整应用解决方案的IP能够有效降低成本和风险、减少资源用量，并缩短产品上市时间。
大多数应用都需要不同的定制。PCI Express®（PCIe®）接口就是一个很好的例子。在高性能计算（HPC）、存储、汽车、移动以及其他应用等不同领域，接口IP通常在功耗、性能、面积和延迟（PPAL）方面的权衡会大不相同。例如，如果PCIe IP用在服务器内，则需要具备高性能，这样才能完成芯片之间的长距离连接（长达12至14英寸）。在这个例子中，良好的性能比功耗更重要。而在电池供电的移动设备中则并非如此，移动设备需要低功耗状态，并可以为此在性能上做出权衡。
新思科技构建的IP已经超越了模块本身，成为了一种适合多种不同应用场景的完整解决方案。无论应用是否要在各种功能、技术PPAL或针对特定客户的定制方面寻求差异化，这类解决方案可以满足应用的各种需求。

五个步骤，满足特定应用需求

新思科技是唯一一家拥有满足开发者所需的规模和基础设施的IP供应商。针对特定应用IP解决方案，我们采用五步法：

成熟产品组合：新思科技拥有丰富的高质量IP核组合。例如，HPC SoC可以使用五到六个不同的IP模块：以太网、PCIe、内存接口、Die-to-Die、安全性等。我们针对所有这些提供始终如一的用户体验，包括支持、集成、易用性等，并与代工厂建立了稳固的合作关系以运行测试芯片，并会替开发者对测试芯片进行表征并运行此芯片。

PPAL：新思科技拥有多代架构，这些架构针对各种因应用而异的技术要求进行了优化，尤其是在功耗、性能、面积和延迟等方面。

完整解决方案：新思科技并不是单单提供PHY或控制器等IP模块，而是可以为整个子系统提供完整的预验证解决方案，使得接口IP即插即用，并针对PPAL进行优化。

集成和支持：新思科技在构建和测试系统方面拥有丰富的经验，能够以辅助资料和支持的形式为开发者提供打造良好设计的秘诀，让集成从一开始就能顺利进行。辅助资料包括路由可行性研究、封装基板指南、信号和电源完整性模型以及串扰分析。

生态系统：我们与整个生态系统的合作伙伴建立了长期的合作关系，比如代工厂、测试设备供应商、系统供应商，以及从超大规模用户到边缘等各种行业中其他经验丰富的厂商。我们在许多标准机构中发挥着主导作用，经常帮助定义以太网、PCIe、UCIe、MIPI、USB等标准，因此我们的IP符合关键规范，并能帮助开发者成功实现互操作性。与各大代工厂密切的合作，也使得我们了解工艺几何结构及其发展。

面向复杂高级SoC设计的

一站式半导体IP解决方案

与ASIC供应商的开发过程非常相似，新思科技IP开发过程涉及大量的严格调查。新思科技能够深刻理解各项设计挑战，并会在现实环境中复证大型SoC设计，并进行充分集成，以提供完整解决方案，从而简化高级设计流程，帮助开发者们取得成功。
新思科技对PHY、PCS或MAC IP进行布局布线，并能够快速关闭时序。新思科技的IP从裸片到封装基板，再到电路板都由自己完成，以确保发生高速封装逸出的层数最少。新思科技构建了一个拥有数百条通道的大型客户SoC模型，然后深入分析该SoC来了解串扰和IR压降。
新思科技善于总结自身经验，并整理了一套完整的准则来分享这些知识。过去，开发者只是在选择IP后收到相关功能的.gds文件并上传到FTP站点，艰难的集成工作都要自己完成。那样的日子现在已经一去不复返了。现在开发者们可以通过我们整理的准则来了解如何将IP模块放在一起，集成到封装中，并构建电路板。新思科技始终致力于简化设计工作，加快设计速度，将开发者们从高度迭代的设计过程中解脱出来。
虽然很难单独复证“每一位”客户的情况，但通过从早期采用者那里所汲取的经验，并结合了其独特的经验和挑战。在与开发者们联手简化设计的过程中，新思科技也同时构建了自己的库。这些经验将成为开发者们的强大助力。