英伟达用AI设计3nm芯片？缩小九成单元面积，用V100训练

智东西（公众号：zhidxcom）编译 | 徐珊编辑 | 云鹏

智东西7月15日报道，据外媒eeNews Europe报道，英伟达将通过NVcell自动化布局器（automatic standard cell layout generator）和基于强化学习（RL）的布局算法、模拟退火算法（a simulated annealing based algorithm）等多种人工智能技术，实现5nm和3nm芯片的标准单元布局自动化（automated layout of its standard cells）。

NVcell自动化布局器通过基于强化学习的布局算法和其他算法的“联动”，解决布线过程中的设计规则不合理问题，并提高单元的放置效率，从而使芯片整体更小。这样的方式不但可以节省成本，并且还能提高芯片的性能。据悉，NVCell工具可以为92%的行业标准单元库的单个单元生成相同或更小面积的布局。

▲芯片设计布线图（来源：eeNews Europe）

Mark Ren等研究人员在今年12月的自动化会议论文（Design Automation Conference）的预印本中上宣布，他们研发了一种名为NVCell的标准单元布局自动生成器。

一、对标模拟退火算法，RL布局算法或能替代布局专家

一般而言，研究人员在设计芯片布局时会使用模拟退火算法进行设备放置（device placement）和引脚分配（pin assignment）。因为模拟退火算法可以在执行设备配对（device pairing）和设备放置时，实现高质量的标准单元布局。

基于RL的布局算法加快了模拟退火算法的布局。强化学习后的布局算法在84%的单元上能达到与基于模拟退火算法的布局器相同质量的标准单元布局。

不仅如此，模拟退火的布局算法与基于RL的布局算法相结合，可以修复给定标准单元上的现有路由（routes）的DRC错误。

路由流（routing flow）可以使用遗传算法（genetic algorithm）来寻找最小路由方案并优化DRC错误。基于RL的DRC固定器（DRC fixer）可以完成可布线的DRC清洁单元的布局（DRC-clean cell layouts）。该单元布局与布局专家找到的最佳布局相比，布局的宽度更小。

二、新算法提高芯片布局质量，英伟达实现布局生态一致

基于RL的布局算法特别之处是，放置的标准单元越多，该算法的性能就越好，并且它还可以在每个单元上进一步重新设计，以改善布局结果。目前，5nm和3nm芯片设计中含有数百万个标准单元，使用基于RL的布局算法将迅速提高标准单元布局的质量。

值得一提的是，该算法是在英伟达的图形处理器单元上运行，训练也是在英伟达 V100 GPU上进行的。由于同一个标准单元上训练，该模型可迁移NVIDIA库中的所有标准单元。

结语：标准单元布局自动化仍在实验阶段

由于芯片的复杂设计规则，先进技术节点中的高质量标准单元布局自动化在当今的行业中仍然具有挑战性。英伟达通过NVcell工具和多种人工智能算法做出了新的尝试，其布局效果显著。

今年6月，谷歌也曾用人工智能提高芯片设计速度的研究，并在Nature发表相关研究报告。Nature社论认为，谷歌这一芯片设计将加快芯片供应链的速度。但产业同时必须确保节省时间的技术不会赶走拥有必要核心技能的人。

如今，越来越多的芯片设计公司开始尝试将标准单元布局自动化，但目前都仍在实验阶段。真正实现大规模标准单元布局自动化，甚至真正代替布局专家，还有非常长的路要走，高质量标准单元布局自动化的任务任重道远。

来源：eeNews Europe