Chiplet是各大芯片巨头正在实施的一种先进的包装技术

UCIE10标准是为Chiplet技术制定的，致力于促进芯片互联网的标准化发展，构建兼容的芯片生态系统，提高芯片之间的互操作性，延续摩尔定律的发展。在UCIe10标准和Chiplet技术出台之前，芯片制造商不得不花费大量资金使用最先进的设计技术来提高芯片的整体性能，并通过增加晶体管的数量来实现。

3月2日，AMD、ARM、英特尔等国际半导体巨头联合推出了新的芯片互联标准UCIE1.0。UCIE1.0标准是为Chiplet技术制定的，致力于促进芯片互联网的标准化发展，构建兼容的BZW50-100芯片生态系统，提高芯片之间的互操作性，延续摩尔定律的发展。

在UCIE1.0标准启动之前，许多制造商都实施了自己的互联网标准。由于不同的使用标准，不同制造商的芯粒无法实现不同制造商芯粒和芯粒之间的互联。如果没有统一的标准，芯片制造商将继续走自己的路，这将成为不同制造商芯粒互联网之间的屏障，并限制了中的发展。

什么是Chiplet？

Chiplet是各大芯片巨头正在实施的一种先进的包装技术。该技术可以通过拼接将不同的工艺节点和不同功能的芯粒集成到同一芯片中，而不是像SoC那样集成在片上。或者可以理解，将每一个要实现的功能想象成一个积木(积木的类型不受工艺节点和功能的限制)，将不同的积木拼接堆叠，形成多功能异构芯片。为了保证不同芯片之间互联的高效性，UCIE1.0标准明确规定，PCIE和CXL将被用作高速互联的媒介。同时，UCIE1.0标准的推出也为Chiplet的发展提供了更多的可能性。

摩尔定律已经发展了50多年，有些人已经衰落了50多年。然而，当遇到发展瓶颈时，会有新技术延续摩尔定律。现在最先进的半导体技术已经发展到3nm节点，先进的工艺可以更有效地提高产品性能，降低以更有效地提高产品性能，降低系统功耗，但对于台式电脑、汽车电子等大型设备，使用先进的技术只会盲目地增加成本，甚至可能得不到相同的商业回报。在摩尔定律放缓和工艺成本增加的背景下，通过标准化的chiplet技术平衡不同工艺节点的性能和成本不是一个明智的选择吗？

标准统一后对半导体行业有什么影响？

在UCIe1.0标准和Chiplet技术出台之前，芯片制造商不得不花费大量资金使用最先进的设计技术来提高芯片的整体性能，并通过增加晶体管的数量来实现。更不用说成本了，如果你想使用最先进的技术来生产芯片，你需要生产设备吗？众所周知，光刻机需要生产芯片，其中DUV光刻机可以生产28nm到7nm的芯片，EUV光刻机可以生产不到7nm的芯片。目前，世界上最先进的工艺节点只有3nm，只有ASML的EUV光刻机才能实现这一突破。但你应该知道，不仅是ASML，还有在光学领域具有不可动摇地位的佳能和尼康。

随着工艺节点的改进，工艺节点越高，光刻机的开发就越困难。面对许多困难，即使是佳能和尼康也只能停留在DUV光刻机上，而尘土飞扬的ASML已经成为唯一能够生产EUV光刻机的企业。ASML的EUV光刻机能否继续写传奇，以满足半导体行业的发展需求，一切仍不得而知。UCIE1.0标准启动后，不再受芯粒兼容性的困扰。不同厂家的芯粒可以通过合并包装的方式集成，在同一区域增加芯片的晶体管数量，构建性能更强的芯片。

UCIE1.0标准的引入，意味着不同厂商芯粒互联标准的统一，半导体IP产业将迎来新的革命。届时，IP将以硅片的形式体现，真正实现即插即用。事实上，Chiplet的优势不止于此。Chiplet还可以提高晶圆的产量。传统的SoC将所有功能集中在同一晶圆上。在芯片的光刻过程中，一旦出现问题，整个晶圆就会报废。但是，将原本相同尺寸的晶圆分成几个部分，在每个小晶圆上实现一个或多个功能，然后通过Chiplet技术实现各个功能的互联。即使在光刻过程中出现错误，也只能用一个完整的晶圆代替某个小晶圆。该技术的引入不仅可以提高晶圆的产量，而且有利于每个晶圆的整体利用率。

结语

随着科学技术的进步，终端应用对芯片性能的需求也在上升。采用先进的工艺节点来提高芯片的整体性能是一个不错的选择，但工艺的进步意味着设计成本的提高。以5nm工艺为例，并不是所有芯片都需要使用5nm工艺，也不是所有企业都能承受5nm工艺带来的设计成本，而chiplet可以根据其功能选择最合适的工艺，不仅可以形成更高效的集成电路，还可以节省成本。

通过观察发现，近年来，全球半导体产业对chiplet的需求呈井喷式增长。UCIe1.0标准的推出将为芯粒跨厂商互联打开最后一道屏障，帮助半导体产业发展。