用于人工智能训练的硬件芯片设计

赛灵思发明的基于FPGA的人工智能芯片，整合了深度神经网络计算所需要的必要元素，保证了其可以高效、快速的完成所需要进行的AI训练任务。

集微网消息，18年10月，全球FPGA芯片巨头赛灵思在中国展示了其基于ACAP架构的7nm首款人工智能芯片Versal。ACPA架构是赛灵思在18年3月推出的新一代芯片架构，目的就是为了推动其人工智能芯片的发展。

这种人工智能芯片提供了多个为AI推断和高级信号处理工作负责而优化的AI引擎，其基于ARM架构打造，具有高性能以及低时延的优良性能，尤其是针对于云端、网络、自动驾驶技术等做了优化。

而在同年18年8月30日，赛灵思则申请了一项名为“在集成电路中实现神经网络的系统和方法”的发明专利（申请号：201880061751.0），申请人为赛灵思公司，这是一项用于人工智能训练的硬件芯片设计方案。

根据该专利目前公开的资料，让我们一起来看看这项基于FPGA设计的人工智能芯片吧。

如上图，展示了FPGA架构的芯片结构，其中包括大量不同的可编程片块，包括多千兆位收发器101、可配置逻辑块102、随机存取存储器块103、配置和时钟逻辑块102、数字信号处理块106和其他可编程逻辑块108。

该专利中，这个图示是为了展示可用于实现可编程电路的IC示例性架构，例如，一行中逻辑块的数量、行的相对宽度、行的数量和顺序、行中包含的逻辑块的类型、逻辑块的相对大小在不同的任务中都可以进行相应的调整以及改变。

那么对于人工智能芯片而言，为了完成神经网络的功能，这种IC如何搭建神经网络系统呢？具体方案如下图所示。

该图中展示了神经网络系统200，其中包括预处理单元202、多个神经网络层及损失计算单元210，这些层单元均可以通过FPGA或者DSP等模块实现。预处理单元可以接收输入训练集220，也可以在输入训练集中人工的增加批次（例如，通过执行失真、着色、旋转、缩放等其他操作增加训练集的数量）。

借助于这套系统，可以实现各种各样的训练算法，包括加权、反向传播、前向传播等，而且由于是在硬件层面实现的，因此这种人工智能芯片会比采用软件仿真的方式更加快捷并且具有更小的硬件以及软件上的开销。

如上图，为这种使用多个计算单元实现的神经网络系统的框图，该图展示了使用多个FPGA及这些可编程芯片之间的通信的流接口的流式架构。流式架构指的是每个芯片之间通过流接口来实现，数据就在这些接口之中传递，当主机1104将训练集发送到神经网络系统1102之后，可以从神经网络系统中接收学习后的权重。

而下图则展示了使用单个可编程脉动阵列的单个可编程IC架构。

而单个FPGA虽然在算力上比不上多FPGA结构，但是对于一些小型任务，单个FPGA依旧是游刃有余，这样通过设计多套处理器结构，可以从容的应对各种不同的任务，既减少了硬件的消耗，也使得方案设计的更加合理。

以上就是赛灵思发明的基于FPGA实现的神经网络系统，从该系统的结构中可以看出，系统整合了深度神经网络计算所需要的必要元素，这样就保证了多种不同的任务均可以应用在这样的芯片上。同时，该专利设计了单个以及多个处理器阵列，可以应对不同的情况，节省了硬件开销。

关于嘉德

深圳市嘉德知识产权服务有限公司由曾在华为等世界500强企业工作多年的知识产权专家、律师、专利代理人组成，熟悉中欧美知识产权法律理论和实务，在全球知识产权申请、布局、诉讼、许可谈判、交易、运营、标准专利协同创造、专利池建设、展会知识产权、跨境电商知识产权、知识产权海关保护等方面拥有丰富的经验。
责任编辑:tzh