基于Xilinx FPGA的数字频域干扰抵消器

　　一、项目背景

　　直放站在现代通信系统中是必不可少的，但是如果直放站的收发天线隔离度不够，整机增益偏大时，输出信号经延时后反馈到输入端，会使直放站输出信号发生严重失真产生自激。在无线通信系统中的同频直放站中，为了减小产品体积以及缩短建站成本，收发天线常常放置在一起（或距离很近），只存在天线方向角的不同，因此直放站的接收天线肯定会接收到其转发天线所发送的经过放大的信号，而对所期望接收的有用信号产生干扰。如果不对干扰信号进行处理，干扰和期望信号的叠加信号会再次被送进功放，再进行放大转发，干扰信号的强度会一直积累，最终使得直放站无法正常工作。这种正反馈式干扰（干扰信号与正常通信信号的调制参数和载波频率是完全一致的，使得接收机收到叠加有同频干扰的混合信号）还会对数字通信产生严重的电磁干扰，从而阻碍正常的通信。在上、下行链路中，往往都存在着这种反馈式干扰，如图1所示。

　　干扰抵消是同频直放站所必备的一项技术，也是信号处理领域一个非常重要的课题。传统上，克服自激现象的方法有：（1）借助建筑物阻挡在发射和接收天线间；（2）增加直放站的施主和重发天线的空间隔离度。垂直隔离度一般最好大于1m，水平隔离度可以在十几米以上。如果没有垂直隔离的话，那么水平隔离的距离，几乎达到200米；（3）降低直放站的增益：上行和下行按照比例，就是上下行链路平衡，直至消除自激。

　　虽然上述三种办法都可以在一定程度上降低干扰的影响，但是在某些场合，受到环境或系统性能的要求，这些方法并不可行。因此，利用自适应干扰抵消器来减少直放站设备的同频反馈干扰成为首选方案。在所有的自适应方案中，尤以频域算法在性能和复杂度之间取得良好平衡。

　　本项目以WCDMA系统为例，讨论频域数字自适应干扰抵消技术的实现，并从功率谱密度和星座图以及误差向量幅度（Error Vector Measure，EVM）等性能指标对方案进行评价。在设计中，为了验证算法性能且保证接收端的正常工作，同时实现了WCDMA小区搜索的三步同步过程，并通过PC机对输入输出数据进行比对分析，验证方案性能。

　　二、系统方案

　　完整的系统从数字下变频后的基带数据开始，至数字上变频的前端为止，包括系统同步和干扰抵消两大组成模块，总体设计框图如图2所示，其简要介绍如下：

　　（1）在没有干扰的情况下，所采集的数据源从A点输入，然后将其构造为WCDMA信源，作为频域干扰抵消模块的输入。为了使得干扰抵消模块的正确运转，在本设计中的B点输出信号为每个码片4采样。

　　（2）为体现频域干扰抵消的作用，在系统中必须模拟一个干扰信号。本设计将D点的输出经过功放（PowerAmplifier，PA）作为干扰信号。

　　（3）将干扰信号经过多径信道，反馈到B点与WCDMA信号叠加，再进入干扰抵消模块。为了抵消干扰，将E点的输出反馈到干扰抵消模块作为参考信号。在下文中，将此反馈支路称为辅链路；而干扰抵消+功放的链路称为主链路。

　　（4）有干扰的信号经过频域干扰抵消模块，输出抵消后的无干扰信号给同步模块，即D点。同步模块进行三步搜索，得到帧头以及扰码信息。对同步后的码片信号进行解扰解扩后得到信息数据，如图中G点输出。

　　（5）在开关1处，可以选择：有干扰的信号（C点）或者干扰抵消后的信号（D点）输入同步模块，并输出显示。

　　（6）在开关2处，可以选择：数据源直接显示（A点），或者是同步后解出的数据显示（G点）。

[page]

　　三、算法设计

　　频域干扰抵消（AIC，Adaptive InteRFerence Cancellation）模块利用了频域实现的LMS算法。该算法通过1/2重叠保留法的快速傅立叶变换FFT（Fast Fourier Transforms），在频域以直接相乘的计算方式实现快速相关和快速卷积。算法基本框图如图3，其中A点为被干扰的信号，B为反馈链路的信号，C点为干扰被抵消后的输出。主要包括以下循环执行的操作流程，其中表示第个数据块：

　　（1）对自适应滤波器的个频域抽头系数作初始化设置；

　　（2）将滤波器的时域连续输入信号每个组成一个块，然后级联两个数据块做点离散快速傅立叶变换，使其转换为频域信号，并将此信号用作自适应滤波器的输入；其中是该滤波器抽头个数的2倍，即；

　　（3）将通过滤波器得到输出信号，然后进行快速傅立叶逆变换IFFT（inverse fast fourier transforms）处理，使其转换为时域信号，作为干扰的估计值；

　　（4）计算被干扰信号和的差值，即为干扰抵消后的信号；再产生该期望信号的频域值为下一次滤波器抽头系数迭代所使用；

　　（5）利用频域信号进行最小均方误差LMS计算，即根据和对进行更新，并将此更新值返回到步骤（2）中使用。跳转到步骤（2）进行反复迭代，直至干扰被抵消。

　　与传统的时域LMS算法相比，利用频域LMS算法可以降低计算复杂度。假设输入为实信号，滤波器抽头个数为。可以得到，频域LMS和时域LMS的计算复杂度之比为。实际中，干扰在空中传输的时延（即图4-9中E到B点的传输时延）会比反馈信号的时延（即图4-9中E到H点的传输时延）大得多，这时需要较大的抽头个数才能抵消干扰。假设，则频域LMS算法可以比时域LMS算法的速度提高大约16倍。为简化起见，在本文档中取，利用频域LMS算法，在计算量角度大约可以比时域LMS算法快1.5倍。

　　四、WCDMA同步算法简介

　　对于任何一个系统，要进行正常的运作都必须首先保证系统的同步。WCDMA的小区搜索分为三个阶段，即主同步、辅同步和导频搜索三个阶段。主同步利用PSC码对接收到的主同步信道数据（PSCH）做相关，根据相关峰值的位置确定时隙头。在主同步完成之后，辅同步阶段可以确定帧头位置和当前小区使用的扰码组号。方法是用辅同步码（SSC）去做相关。最后一个阶段是导频搜索，利用已经得到的扰码组号和帧头信息，遍历一个主扰码组所有的8个可能主扰码，分别和导频信道（CPICH）做相关。根据最大的相关值最终确定扰码号。可见，经过WCDMA的三步同步，就可以得到当前小区的主扰码号和帧同步信息。三步同步的流程图如图4所示。

　　由于同步模块收到的信号为4采样的，而同步模块内部的搜索过程只需利用单采样的数据，因此先要对过采样的信号进行下采样。另外，为了对发送信号源进行匹配，将接收到的信号首先经过根号升余弦匹配滤波器，然后再下采样到码片速率，如B点所示。[page]

　　五、仿真和测试结果

　　（1）仿真结果

　　首先，经过功率谱密度图（PSD）验证，经过AIC的输出信号PSD曲线和发送信源PSD曲线基本一致。图5给出了信干比为-10db时算法的定点仿真结果。

　　具体而言，在没有AIC的情况下，输出信号频谱主瓣内的波动较大，而且主瓣下降db值减小。采用AIC后，输出信号频谱主瓣内的波动基本得以改善，并且下降db值也基本等于原来输入信源的下降db值，表明AIC性能良好。

　　其次，通过量化指标EVM进行比较，图6给出了信干比为-10db时的EVM指标，可以看出，AIC算法可有效抵消干扰，改善星座图。

　　（2）硬件测试说明

　　在硬件实现时，利用的开发平台为Virtex II Board.其中V2P30芯片FPGA具有136个硬核乘法器和块RAM，可满足自适应滤波算法以及大点数的FFT变换需要大量的乘法器和存储器的需求。此外，大量的Slice可实现小区搜索模块以及相关测试平台的建立。

　　此外，对于简易的视频测试平台，利用VGA接口完成测试平台，进行最终的测试验证。XUP Virtex II PRO板卡带有高精度的DAC芯片FMS3818，能达到预期目的。软件开发选用了ISE8.2.03i，相应的Chipscope也为8.2版本。

　　硬件系统需要实现频域AIC、小区同步搜索、WCDMA信源发生器、测试平台4大模块。其中AIC模块可划分为大点数的FFT变换以及相应的串并、并串转换等主要功能。将设计分为5个大的模块：顶层模块，AIC处理模块，信源发生器，小区搜索以及测试平台。FFT模块利用Xilinx公司的IP Core来完成；串并、并串可以利用块RAM实现；数据处理模块尽可能地使用SRL16结构来实现，以节省资源。

　　系统测试按照由部分到整体的思路来完成，首先对各个模块进行单独测试，再将部分模块组合起来完成测试，最后再对整体系统进行测试。这样，可以将错误及早的发现并将其消灭在起步阶段。测试主要依靠ChipScope来完成，利用其采集数据，再把数据导入MATLAB中，和定点仿真、ModelSim输出结果进行比较，完成数据分析，从而确保芯片的运行结果和仿真结果是相同的。在测试中，全部以方波测试平台为基准。[page]

　　六、参赛感受

　　为了充分准备这个大赛，我们团队中的每个人都付出了很多的精力和时间，以非常专注的态度投入进来。在多次的讨论后，我们一步步地完成了下列步骤：分工、制定项目方案、准备算法原理、建立仿真平台、完成浮点、定点仿真、Verilog HDL代码实现以及最终的测试。其中，算法原理的成功实现是项目的基础，对其进行正确仿真和测试占用了非常多的时间。项目组成员多次讨论WCDMA系统组成、干扰产生机制以及干扰抵消算法本身，逐步将想法转换成系统设计文档，再将系统设计文档变成仿真代码，从仿真代码中衍生出硬件系统实施方案，最终将方案运行在FPGA芯片中。

　　在整个开发过程中，我们解决了诸多困难，如算法理解、开发工具熟悉以及复杂的系统参数调节等。可以讲，其中任何一个环节出现问题，都可以将团队项目扼杀在摇篮中，但就是靠大家的团结和信心，我们克服了各种困难。从07年10月份大家就开始了系统的设计，在08年2月份开始了硬件系统测试。在这段时间，出现了诸多反复的问题，全凭一个模块一个模块的排查，确定了每个错误的原因。如果是逻辑设计错误，对照着仿真修改时序；如果是算法参数不合适，则重新仿真，确定方案后再重新实现、调试，最终基本在FPGA中调通了这一系统。可以说，整个团队从零开始，一起走完了一个实际工程项目的各个步骤。

　　完成项目后，大家的收获都很多，不仅仅是知识上的积累，更重要的我们以团队的形式走过了一个项目，体现了团队的协作。我们在同一个目标下，在互相的配合中产生的共识，形成的默契，最终体现团队的力量。

　　（1）通过项目的开发，我们切实体会了团结的力量：在以后的学习和工作环境中，一定要注意团队的合作和彼此之间的一种默契，团队的力量往往都会比个人的力量大。

　　（2）大家重新认识了自己的能力：平时大家都是被分配任务，很少主动承担。而在该项目的实现过程中，全是成员之间自己分工和定位，并在随着项目的深入，相互看到了彼此的优点，也确立了各自最适合的定位。

　　（3）真切地明白了计划的含义：从项目开始之前，所有的东西都要有计划。虽然计划没有变化快，但只有计划，才能适应变化，如果仅仅是跟随着变化，那么就永远在变化后面跟着。在世俗的磨损中，大家都觉得计划渐渐离自己越来越远了，甚至都觉得自己都有点跟不上一点计划了。通过项目的开发体会，会真正地去思考该如何走以后的路。

　　最后，祝明年的参赛队能够拿出更多具有创新、实用的项目，并取得优异的成绩。